数字电路重点
数电
数制与编码
- 整数——连除取余（从后往前）
- 小数——连乘取整（从前往后）
- D、B、O、H
- BCD码（二—十进制）【四位表示一个数字】
- 8421
- 5421（前五个同8421，后五个前五个加高位1）
- 余3码【=8421+3】
- 格雷码（循环码）【任何相邻的码组（包括首、尾两个码组）中，只有一个码元不同；第十位也要和0000相差1哦
- 奇偶校验码（信息位和校验位）
基本逻辑运算及集成逻辑门
- 异或 & 同或（奇偶特性可以用在奇偶校验码上）
- 最简单的数字集成电路是集成逻辑门
- 开路门
- 由于不允许输出端并联使用【因为输出高电平的门将会向低电平的门灌入很大的电流，将会烧坏器件或产生逻辑错误，输出的电平既非高电平，也非低电平，使得系统无法正常工作】，因此出现了开路门
- 输出端与直流电源之间要外接电阻R
- 三态门
- 高电平、低电平、高阻态
- 高阻态，当等效负载电阻>=200，视为“1”；当通过小于500的电阻接地时，视为“0”
布尔代数与逻辑函数化简
- 三种吸收律
- $A+AB=A$
- $A+\overline AB=A+B$
- $AB+A\overline B = A$
- 摩根定律
- 代入法则，对偶法则，反演法则（注意加括号，保证运算顺序不变）
- 最小项标准式具有唯一性
- 逻辑相邻项（注意对折原理【每一张图全完后，一定要多看看呐！】）
- 必须圈$2^n$个，消去$n$个变量
- 化简（卡诺图）
- 与或（圈1，各项相加）
- 与非（与或两次求反，一次摩根）
- 与或非（圈零，相加，取反）
- 或与（与或非，摩根，展开）
- 或非（或与求反两次，一次摩根）
组合逻辑电路
- 与该时刻以前的输入状态无关，无反馈回路，无记忆功能
- 分析
（表达式->真值表->概括逻辑功能->【改进设计】） - 设计
（真值表->卡诺图化简->画出逻辑电路） - C进位，S和
- 二进制减法器（若m=1时，将每一位和m异或【相当于取反】，然后加上m），这样当m=0时就可以作为二进制减法器了
- 全加器
- 译码器（74LS138）
- 数据选择器（MUX）
- 逻辑变量数$ >$ 地址变量数的时候：写出方程，重组方程，寻找关系
- 竞争：到达同一点的时间有差异
- 冒险
- 偏（离）“1”冒险：$F = x + \overline x$ 输出负脉冲
- 偏“0”冒险 $F = x\overline x$ 输出正脉冲
- 消除方法：
- 增加多余项（相切的地方增加一个圈）
- 增加选通电路
- 利用滤波电路，接上一个小电容，削弱毛刺的影响
触发器
- 基本RS触发器
- $S_d=0,R_d=1\space \space\space\space\space\space\space Q=1$
- $S_d=1,R_d=0\space \space\space\space\space\space\space Q=0$
- 禁止两个都为0
- $Q^{n+1}=\overline {S_d} + R_dQ^n$
- 钟控RS触发器
- $S=1,R=0\space \space\space\space\space\space\space Q=1$
- $S=0,R=1\space \space\space\space\space\space\space Q=0$
- 禁止两个都为1
- $Q^{n+1}=S_d + \overline {R_d}Q^n$
- D触发器
- $Q^{n+1}=D$
- T触发器
- $Q^{n+1}=T\bigoplus Q^n$
- JK触发器
- $K=0,J=1\space \space\space\space\space\space\space Q^{n+1}=1$
- $K=1,J=0\space \space\space\space\space\space\space Q^{n+1}=0$
- $K=0,J=0 \space\space\space\space\space\space 保持$
- $K=1,J=1 \space\space\space\space\space\space 比翻$
- 状态表
- 状态图
- 问题
- CP=1的期间，只允许翻转一次
- 空翻现象
- 由于输入控制信号发生变化
- 振荡现象
- 由于脉冲过宽，脉冲宽度应在$2t_{pd}<T_w<3t_{pd}$
- 边沿触发（下降沿触发 & 上升沿触发） & 电平触发
时序逻辑电路
- 在任何时刻电路产生的稳定输出信号，不仅与该时刻电路的输入信号有关，还与电路过去的状态有关
- 分析
（确定同步/异步时序电路->激励函数（驱动函数）->次态方程->【时钟方程CP_1=xxx（对于异步电路）】-> 输出函数->真值表->状态迁移图->功能描述【进制计数器+自启动能力） - 同步时序电路的设计
（原始状态图->状态表->状态化简->确定激励方程和输出方程->画逻辑电路->有无自启动能力） - 计数器
- 二—五—十进制计数器 74LS90
- 异步
- $Q_DQ_CQ_BQ_A$ 8421BCD码
- CP——CP1 Q_A——CP2
- $Q_AQ_DQ_CQ_B$ 5421BCD码
- CP——CP2 Q_D——CP1
- 存在过渡态
- 四位二进制计数器 74LS161
- 同步
- $Q_DQ_CQ_BQ_A$
- $C_r=0$ 清零
- LD = 0 预置
- 二—五—十进制计数器 74LS90
- 锁存器
- 输入的有效数据稳定滞后于触发信号
- 电平触发
- 寄存器
- 输入的有效数据稳定先于触发信号
- 边沿触发
- 对数据的清除、接受、保存、输出等功能【数据的寄存】
- 移位寄存器（还有数据移位功能）74LS194
- $S_1S_0=00$ 保持
- $S_1S_0=01$ 右移
- $S_1S_0=10$ 左移
- $S_1S_0=11$ 并行送数
- $C_r=0$ 清零
- 环型计数器：进位模数与移位寄存器触发器数相等（输出作为输入的值1000->0100）
- 扭环型计数器（约翰逊计数器）：进位模数为移位寄存器触发器级数n的2倍（输出取反作为输入的值1000->1100）
一些东西
最后需要一个
答：输出序列为：画集成电路的时候，一定要让使能端处于工作状态
注意与非和异或很可能导致无法判断，一定要斟酌每一个选项
移位寄存器没有高低位，顺序一定为$Q_0Q_1Q_2Q_3$
为了使触发器由
0->1，则D = 1，JK=1X，T = 1不加说明的RS触发器均为钟控RS触发器
8421BCD码，每四位表示一个数，开头结尾的0不可去，且先化成十进制，再用BCD码表示呢！
门里面“1”【就是自己】和门里面“=1”【异或】不一样
两个电路同时选通，用乘号相连；不可同时选通，用加号
注意题干是：
- 用……门实现
- 输入为A，B（则不可以用$\overline A 、\overline B$的输入），用……门实现
- 最少的……门实现（卡诺图化简）
触发器里面的电路，先走可以明显确定结果的支路
74LS90，是十进制，且是下降沿的，所以当$Q_D$从1->0（即为1001->0000)的时候，第二个74LS90加1
74LS161，是二进制，且上升沿的，所以，先化为二进制数，再每四个一个74LS161，（假设有n个的话）那么即为$16^n$进制的计数器了！
1011左移进一个1是0111！！！
将一路信号送至多个输出端：数据分配器
多路选择一路：数据选择器C_r置1啊！！！！
74LS138中，如:
$B_2=m_6+m_7=\overline{\overline{m_6}\cdot\overline{m_7}}$用与非门连接就可以了！
一班的老师呐！
- 三位格雷码要记住，格雷码和自然二进制转换要明白意思
- 用JK触发器设计任意进制计数器的过程要明白，状态图、状态真值表、卡诺图、到最后设计，有很多细节要自己琢磨 P129 P130
- 194和数据选择器结合的题目要看，核心是194组成计数器，在每个状态下确定数据选择器的状态
先找到个数为长度的一个序列循环，即n进制计数器；再画出包括$S_R、F$的状态迁移表；之后确定$S_R、F$分别的数据选择器的$A_0、A_1$；然后画出卡诺图，找到$D_0D_1D_2D_3$分别对应什么表达式；最后画出电路图 书P169 - 用161设计任意进制计数器也要清楚，PT接1或者$O_C$的地方，注意CP用同一信号连接起来，否则就异步了，注意先画的是低位的P134
- 给定JK触发器电路，要能根据次态方程化简最终画出波形图
- 74LS138、74LS161的逻辑符号记住
转载请注明出处，谢谢。
愿 我是你的小太阳
